# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images,
Please do not report the images to the
Image Problem Mailbox.

PAT-NO:

JP411251442A

DOCUMENT-IDENTIFIER:

JP 11251442 A

TITLE:

RECONFIGURABLE PROCESSOR DEVICE

PUBN-DATE:

September 17, 1999

INVENTOR - INFORMATION:

NAME COUNTRY
MARSHALL, ALAN DAVID N/A
STANSFIELD, ANTHONY N/A
VUILLEMIN, JEAN N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY HEWLETT PACKARD CO <HP> N/A

APPL-NO:

JP10359745

APPL-DATE:

December 17, 1998

INT-CL (IPC): H01L021/82, H01L027/04, H01L021/822

#### ABSTRACT:

PROBLEM TO BE SOLVED: To provide a <u>reconfigurable</u> <u>processor</u> device which is low cost as well as high-performing.

SOLUTION: This reconfigurable device has a plurality of processing devices,

a connection matrix providing mutual connection between the processing devices

and a means defining the configuration of the connection matrix. Each of the

processing devices has an arithmetic-logic unit configured to generate an

output by executing a function of input operands. These operands are provided

as input to the arithmetic-logic unit from the interconnection on the same path

in each cycle. A path is specified for the output from the first processing device to the second processing device so that a dynamic command is enabled by a means for determining a function executed by a second processing device.

COPYRIGHT: (C)1999, JPO

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平11-251442

(43)公開日 平成11年(1999)9月17日

(51) Int.Cl. <sup>6</sup>	識別記号	FΙ		
H01L	21/82	H01L	21/82	D
	27/04		27/04	D
	21/822			

### 審査請求 未請求 請求項の数1 OL (全 22 頁)


(21)出願番号	<b>特顧平</b> 10-359745	(71)出顧人	398038580
			ヒューレット・パッカード・カンパニー
(22)出顧日	平成10年(1998)12月17日		HEWLETT-PACKARD COM
			PANY
(31)優先権主張番号	97310220. 5		アメリカ合衆国カリフォルニア州パロアル
(32)優先日	1997年12月17日		ト ハノーパー・ストリート 3000
(33)優先權主張国	イギリス (GB)	(72)発明者	アラン・デイヴィッド・マーシャル
(31)優先権主張番号	9811776. 5		イギリス国プリストル・ビーエス1・4ア
(32) 優先日	1998年6月2日		ールジェイ,マーシャンツ・ランディン
(33)優先權主張国	イギリス (GB)		グ,トリン・ヒルズ(番地表示なし)
		(74)代理人	弁理士 古谷 馨 (外2名)
			最終質に続く

## (54)【発明の名称】 再構成可能プロセッサデバイス

#### (57)【要約】

【課題】 低コストかつ高機能の再構成可能なプロセッサデバイスを提供すること。

【解決手段】複数の処理デバイスと該処理デバイス間の相互接続を提供する接続マトリクスと該接続マトリクスの構成を規定する手段とを備えた再構成可能デバイス。前記処理デバイスの各々は入力オペランドについて関数を実行して出力を生成するよう構成された算術論理演算装置を備えている。前記入力オペランドは各サイクルで同一経路上の相互接続から前記算術論理演算装置への入力として提供される。前記処理デバイスのうちの第1の処理デバイスの出力を該処理デバイスのうちの第2の処理デバイスへと経路指定して前記第2の処理デバイスにより実行される関数を決定する手段により、動的命令がイネーブルにされる。



#### 【特許請求の範囲】

【請求項1】複数の処理デバイスと、

該処理デバイス間の相互接続を提供する接続マトリクス と、

該接続マトリクスの構成を規定する手段と、を備えてお り、

前記処理デバイスの各々が、入力オペランドについて関数を実行して出力を生成するよう構成された算術論理演算装置を備えており、前記入力オペランドが、各サイクルで同一経路上の相互接続から前記算術論理演算装置へ 10の入力として提供され、前記処理デバイスのうちの第1の処理デバイスの出力を該処理デバイスのうちの第2の処理デバイスへと経路指定して前記第2の処理デバイスにより実行される関数を決定する手段が配設されていることを特徴とする、再構成可能デバイス。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、再構成可能プロセッサデバイスに関するものである。

[0002]

【従来の技術及び発明が解決しようとする課題】従来のプロセッサ(例えばIntel社のPentium II (PentiumはIntel社の商標)等)は汎用デバイスである。これは、特定のタスク用に最適化されるものではなく、非常に広範な機能を実施するようプログラムすることが可能なものである。

【0003】従来のプロセッサの汎用アーキテクチャの結果として、特定のタスクについてのプロセッサの性能は、該特定のタスクを実行するよう設計されたハードウェアよりもはるかに劣るものとなる。これは、汎用プロ30セッサのアーキテクチャが、タスクの構造に従っていないためではなく、タスク中にひどく酷使されると共に必然的に伴う大容量メモリリソースに対する呼び出しを極めて頻繁に行う複合ALU(算術論理演算装置)に依存するためである。かかるタスクが膨大な計算上の負荷を伴うものである場合には、汎用プロセッサを用いる方法は特に不適切なものとなる。

【0004】定期的な実行を必要とするタスクが存在する場合、適切な方法は、該タスクに特定に最適化された回路を提供することであろう。典型的な方法は、汎用プロセッサと共にコプロセッサまたはASIC(特定用途のけIC)という形でかかる回路を提供することであり、これにより、コプロセッサまたはASICが最適化されることになるタスクを汎用プロセッサにより該コプロセッサ又はASICへと経路指定することが可能となる。

【0005】ASICは特定のタスクについては最適な ものであるが、特定のタスク用に構築されたものである が故に、他の計算処理タスクについては、概して低性能 のものとなり、又は全く機能しないものとなる。この2 50 とが多く、(例えば画像処理等において)相当重要性の

つの極端な例、即ち、固定された構成を有するASICと(1サイクルにつきシリコンの「構成」しか存在しないものと考えられる)従来のプロセッサとの間には有利な可能性が存在する。この中間の可能性が再構成可能デバイスであり、これらは、所定の構成を有するが、必要に応じて異なる所定の構成へと再構成することが可能なものである。したがって、再構成可能デバイスは、適切な再構成により現在の計算上の必要性を満たすようそのハードウェアリソースを変更するコンピュータの可能性を提供するものとなる。

【0006】商業的に成功を収めた形の再構成可能デバ **イスは、フィールドプログラマブルゲートアレイ(FP** GA)である。かかるデバイスは、構成可能な相互接続 ネットワークに組み込まれた構成可能な処理要素の集合 体からなる。相互接続構成を記述するために構成メモリ が配設され、該メモリにはSRAMが使用されることが 多い。これらのデバイスは、微細粒構造を有するもので あり、FPGAの各処理素子は、典型的には、構成可能 なゲートである。したがって、処理は、中央ALUに集 20 中されるのではなくデバイスに分散され、該デバイスの シリコン領域がより有効に利用される。市販のFPGA シリーズの一例として、Xilinx 4000シリーズがある。 【0007】かかる再構成可能デバイスは、プロセッサ 又はASICが使用されるあらゆる計算用途に概ね使用 することができる。しかしながら、かかるデバイスに特 に適した用途は、計算上の負荷が大きなタスクではある が目的別に構築されるASICに値するほど一般的では ないタスクを扱うためのコプロセッサとしての用途であ る。したがって、再構成可能なコプロセッサは、異なる ときに異なる構成でプログラムすることが可能であり、 該構成の各々は、計算上の負荷の大きな異なるタスクの 実行に適合するものであり、これにより、全体的なコス トを著しく増大させることなく、汎用プロセッサのみの 場合よりも一層優れた効率が提供される。最近のFPG Aデバイスでは、その目的が動的な再構成にあり、この 場合には、コードの実行中に一部又は全体の再構成が提 供され、これにより、時間多重化(time-multiplexing) を用いて、1つのコードを実行する異なる段階で異なる サブタスクにとって最適化された構成を提供することが

【0008】 FPGAデバイスは、特定種類の計算タスクに特に適したものとはならない。個々の計算要素が極めて小さく、そのデータパスが極めて狭く、それらの多くが必要とされるため、構成プロセスにおいて多数の演算が必要となる。これらの構造は、小さなデータ要素について演算を行うタスクであってサイクル間で規則正しいタスクには比較的有効であるが、大きなデータ要素を伴う不規則なタスクには不十分なものとなる。かかるタスクもまた、汎用プロセッサでは良好に処理されないことが多く、(例えば面像処理等において)相当重要性の

高いものとなり得る。

【0009】代替的な再構成可能なアーキテクチャがこ れまでに提案されている。その一例として、カリフォル ニア大学バークレー校で開発されたPADDIアーキテ クチャであり、これについては、D.Chen及びJ.Rabaeyに よる「A Reconfigurable Multiprocessor IC for Rapid Prototyping of Real Time Data Paths | (ISSCC, 199 2年2月)、並びに、A. Yeung及びJ. Rabaeyによる「A Dat a-Driven Architecture for Rapid Prototyping of Hig h Throughput DSP Algorithms] (IEEE VLSI Signal Pr 10 ocessing Workshop、1992年10月) に記載されている。 該アーキテクチャは、高速リアルタイムDSPシステム のプロトタイプ向けのものであり、そのDSPアルゴリ ズムは、従来のプロセッサ又はFPGAの何れによって も十分に扱うことができない計算処理の一例を提供する ものとなる。該アーキテクチャは、再構成可能なネット ワークによって接続された複数の比較的単純な処理実行 装置を含むものである。その各実行装置は、16ビット幅 で動作し、入力オペランド用のレジスタファイルを有 し、またそれ自体の命令メモリを有している。1つの命 20 令装置の動作を指定するために53ビットの命令ワードが 必要である。

【0010】PADDIでは、構成時および実行時の両 方において命令が分散される。構成時には、制御記憶手 段として機能するメモリに1組の命令がロードされる。 実行時には、全ての制御記憶手段に関するアドレスの大 域でのブロードキャストが行われ、これらの局所命令メ モリの各々は、局所実行装置により使用するためにそれ 自体の局所命令を読み出す。動作時には、処理要素間の 通信がデータにより駆動され、該処理要素は、それぞれ 30 の局所命令にしたがってデータに作用する。

【0011】別の代替的なアーキテクチャとしては、マ サチューセッツ工科大学で開発されたMATRIXがあ り、これについては、Ethan Mirsky及びAndre dellon著 MATRIX: A Reconfigurable Computing Architecture with Configurable Instruction Distribution and Dep loyable Resources | (FCCM '96 - IEEE Symposium onF PGAs for Custom Computing Machines, 1996年4月17~1 9日、Napa, California, USA) に記載されており、より 詳細には、Andre dellon著「Reconfigurable Architectu 40 res for General-Purpose Computing」(第257~296 頁、技術報告書1586、MIT Artif I Cial Intelligence Laboratory) に記載されている。MATRIXは、粗粒 構造を有するものであり、同一の8ビットの機能ユニッ トのアレイが構成可能なネットワークと相互接続されて いる。各機能ユニットは、256×8ピットメモリと、ア ドレス指定可能な入力レジスタ、出力レジスタ、及びマ ルチプレクサを有する8ビットALUと、制御論理回路 とを備えている。該アーキテクチャは、比較的汎用性を

提供すると共に、所与の用途に必要とされるものへと命 令ストリームを調節するための一層幅の広いデータパス および有効範囲を提供するものとなる。

【0012】MATRIX構造は、有利な側面を有する

ものではあるが、その粗粒サイズは、従来のFPGA構

造よりも多量のシリコンを消費することを意味してお り、サイクル単位の規則的なタスクについては効率が悪 化するものとなる。したがって、MATRIXと従来の FPGAの両方の利点を可能な限り最良に組み合わせた 更なる再構成可能な構造を開発することが望ましい。 【0013】 したがって、本発明は、複数の処理デバイ スと、該処理デバイス間の相互接続を提供する接続マト リクスと、該接続マトリクスの構成を規定する手段とを 備えた再構成可能デバイスであって、前記処理デバイス の各々が、入力オペランドについて関数を実行して出力 を生成するように構成された算術論理演算装置を備えて おり、前記入力オペランドが、各サイクルにおける同一 経路上の相互接続から前記算術論理演算装置へ入力とし て提供され、さらに前記複数の処理デバイスのうちの第 1の処理デバイスの出力を該処理デバイスのうちの第2 の処理デバイスへと経路指定して該第2の処理デバイス により実行される関数を決定するための手段が設けられ

【0014】MATRIXとは異なり、該方法は、各サ イクルで同一経路上の相互接続部から入力オペランドが 提供されるため、アドレス指定可能な入力レジスタを含 まない(したがって入力レジスタファイルを含まな い)。このため、処理パイプラインの一部として個々の 処理デバイスを使用することが必要となる(命令を自分 に戻すことは可能であるが、これは相互接続を介して行 うことが必要になると考えられる)。したがって、MA TRIXにおける個々の処理デバイスは、本発明による 再構成可能デバイスにおける個別の処理デバイスよりも 一層十分な範囲の関数を実施することが可能なものとな る。しかしながら、これは、所与のシリコン領域につい ての処理デバイスの数が増加したことにより補償された に過ぎない。

ている、再構成可能デバイスを提供する。

【0015】また、本方法は、PADDIアーキテクチ ャに必要とされる制御記憶メモリを形成するための相当 のシリコン領域の犠牲を含まないものとなる。この制御 記憶メモリは、PADDIではかなりの大きさを有する 必要があり、また、PADDIの実行装置は、本発明と 等価の機能を得るためには本発明よりもはるかに大きな ものとなる。また、制御記憶メモリは、PADDIアー キテクチャでは冗長となることが多い (各サイクル毎に 同じ命令を実行するためにのみ実行装置が必要となる場 合)。全ての制御記憶メモリが単一のグローバルアドレ スによってアドレス指定されるPADDIの要件によ り、データに依存する態様でのマシンの異なる部分のシ 有するものであり、即ち、FPGAの処理の非集中化を 50 ーケンス、又は計算処理の異なるスレッドについての演 5

算が阻止されることになる。PADD I 構成では、全ての実行装置が互いに同期して実行されなければならない。

【0016】入力レジスタは、この種のアーキテクチャ に必ずしも欠落したものではないことに留意されたい。 即ち、アドレス指定不能な入力レジスタは本発明と両立 するものである、(入力オペランドが依然として各サイ クルで同一経路上で受け取られ、処理パイプラインでA LUを使用する必要があるため)。しかしながら、好適 な実施例では、処理デバイスは、如何なる種類の入力レ 10 ジスタをも含まず、入力オペランドは、算術論理演算装 置によって相互接続から直接受け取られることになる。 【0017】処理デバイスは、適当な機能を実行するた めの構成を必要とするものであり、動的命令を規定する 何らかの基準を少なくとも設けるべきである。有利な解 決策として、処理デバイスの各々が、該処理デバイスの うちの別の処理デバイスの出力により決定することが可 能な第1の複数の構成ビットと、前記処理デバイスのう ちの別の処理デバイスの出力により決定することが不可 能な第2の複数の構成ビットと有していることが挙げら 20 れる。

#### [0018]

【課題を解決するための手段】好適な実施例では、各処理デバイスは、第1オペランド入力と、第2オペランド入力と、機能結果出力と、桁上げ入力と、桁上げ出力とを有しており、前記第1オペランド入力、前記第2オペランド入力、及び前記機能結果出力はnビットであり(nは1よりも大きい整数)、前記桁上げ入力及び前記桁上げ出力は1ビットである。n=4の場合に特に良好な設計上の解決策が得られる。

【0019】好適な実施例では、動的命令機構は、処理 デバイスの各々が(その関数の決定のために)別の処理 デバイスからのnビット命令入力を受け取るように構成 される。

【0020】動的命令を提供するための更に有利な方法 は、処理デバイスのうちの1つに対する前記桁上げ入力 が該処理デバイスの算術論理演算装置の関数を変更する ことを可能にする(例えば、桁上げ入力が算術論理演算 装置の関数を論理的な補数へと変更することを可能にす る)手段を設けることによるものである。しかしなが ら、汎用性を有する演算の場合には、桁上げ入力を一定 値として保持する手段を処理デバイスの各々に設けるこ ともまた有利である。更に有利な方法として、処理デバ イスのうちの第2の処理デバイスに入力された命令の2 つの値間の多重化を第1の処理デバイスの桁上げ入力の 値にしたがって行うために該第1の処置デバイスを使用 することを可能とするものがあり、また、随意選択的 に、第1の処理デバイスの桁上げ入力を該第1の処理デ バイスを介して第2の処理デバイスの桁上げ入力へと伝 播させるようにすることも可能である。

【0021】処理デバイスの各々が、関数出力のためのラッチ可能な出力レジスタを含むこともまた有利である。これは、「深い」パイプラインを構築する上で有用であり、この場合には、例えば、多数の演算を並列に実行し、及び異なるALUからの出力を同期させる必要がある。

6

【0022】個々のデバイスが動的命令を受容し又は拒絶することを可能にするために、算術論理演算装置の関数を決定する命令が相互接続から動的に受容されるべきか処理デバイスの構成メモリから提供されるべきかを決定する動的なイネーブルゲートを処理デバイスの長に有利な特徴は、動的な命令マスクであり、該動的な命令マスクを処理デバイスにより受容された命令に適用することにより、該命令を、算術論理演算装置の関数を決定する該算術論理演算装置の命令入力に供給すると共に、処理デバイスにおける周辺回路の制御のために該周辺回路の命令入力に供給することが可能となる。

#### [0023]

【発明の実施の形態】添付の図面を参照し、本発明の一 実施例として、特定の実施例について説明することとす る。

【0024】以下の説明では、「水平」、「垂直」、 「北」、「南」、「東」、及び「西」という用語は、相 対的な方向を理解する助けのための用いられるものであ り、該用語のの使用は、本発明の実施形態の絶対的な配 向についての限定を示唆することを意図してはいない。 【0025】本発明の実施形態のプロセッサアレイは集 積回路中に設けられる。1つのレベルでは、該プロセッ 30 サアレイは、「タイル」10からなる矩形(好適には正方 形)アレイにより形成され、その内の1つが図1に太線 で区切って示されている。適当な任意数のタイルを、例 えば、16×16、32×32、又は64×64アレイで使用するこ とができる。各タイル10は、矩形であり、4つの回路領 域に分かれている。これらのタイルは、(接続に対称性 を与えるよう) 論理的に正方形であることが好ましい が、該タイルが物理的に正方形であることは重要ではな い(タイミング上の対称性を提供するという点で有利な 場合もあるが、一般には大して重要でない可能性が高 40 い)。回路領域12のうちの2つは、タイル10において対 角線上で対向しており、2つの算術論理演算装置(AL U) 用の区域 (又は場所(location)) を提供するもので ある。タイル10において対角線上で対向する他の2つの 回路領域は、一対のスイッチングセクション14用の区域 を提供するものである。

【0026】ここで図1及び図2を参照する。各ALUは、ALU内で直接接続されている第1の一対の4ビット入力aと、ALU内で直接接続されている第2の一対の4ビット入力bと、ALU内で直接接続されている450 つの4ビット出力fとを有している。各ALUはまた、

独立した一対の1ビット桁上げ入力hci,vciと、ALU 内で直接接続されている一対の1ビット桁上げ出力coと を有している。該ALUは、入力信号a,b,hci,vciにつ いて標準的な演算を実行して、加算、減算、AND、N AND、OR、NOR、XOR、NXOR及び多重化等 の出力信号f,coを生成することが可能であり、及び随意 選択的に該演算結果を登録することが可能である。個々 のALUの演算については以下で一層詳細に説明するこ ととする。ALUに対する命令は、個々の4ビットメモ リセル(後述する「Hツリー」構造を介してその値を設 10 定できるもの) から供給すること、又は後述するバスシ ステム上で供給することが可能である。

【0027】図1及び図2に示すレベルでは、各スイッ チングセクション14は、該セクションを水平方向に横切 って延びる8つのバスと、 該セクションを垂直方向に横 切って延びる8つのバスとを有しており、これにより、 64の交差点 (図2にデカルト座標で符号を付す) を有す る8×8の矩形アレイが形成される。バスの全ては4ビ ット幅を有している(X=4における桁上げバスvc及びY =3における桁上げバスhcが1ビット幅を有することを 除く)。交差点の多くには、該交差点における2つのバ スを選択的に接続することが可能な4連結(gang)プログ ラマブルスイッチ16が設けられている。幾つかの交差点 には、4連結プログラマブルスイッチ18が設けられ、該 スイッチは、該交差点で端部と端部とが出会う2つのバ スをそこに対して直角方向に該バスとの接続を伴うこと なく選択的に接続することが可能なものである。座標 (4,3)における交差点には (例えば図6(c)に示すよう な) プログラマブルスイッチ20が設けられており、該ス イッチは、該交差点で直交する桁上げバスvc.hcを選択 的に接続することが可能なものである。

【0028】次に、スイッチングセクション14における 水平方向のバスについて説明する。

【0029】Y=0において、バスh2sは、プログラマブ ルスイッチ16により、X=0,1,2,5,6で垂直バスに接続す ることが可能である。該バスh2sは、2タイル分の長さ を有しており、座標(4,0)ではプログラマブルスイッチ1 8により1つおきのスイッチングセクション14に端部同 士で接続可能である。

【0030】Y=1では、ALUの入力bから西方向に延 びるバスbeは、スイッチ16によりX=0,1,2,3で垂直バス に接続することが可能である。また、ALUの出力fか ら東方向に延びるバスfwは、スイッチ16によりX=5,6,7 で垂直バスに接続することが可能である。これらのバス be, fwの端部は、プログラマブルスイッチ18により座標 (4,1)で接続することが可能である。

【0031】Y=2では、バスhregsは、プログラマブル スイッチ16によりX=1,2,3,5,6,7で垂直バスに接続する ことが可能である。

力coから西方向へ座標(4,3)におけるプログラマブルス イッチ20まで延びており、(a) ALUの桁上げ入力hci へと東方向に延びる桁上げバスhciに接続すること、又 は(b) ALUの桁上げ入力vciへと南方向に延びる桁上 げバスvciに接続することが可能である。

【0033】Y=4では、バスhregnは、プログラマブル スイッチ16によりX=0,1,2,3,5,6で垂直バスに接続する ことが可能である。

【0034】Y=5では、バスhlは、X=0,1,2,3,5,6,7で 垂直バスに接続することが可能である。該バスhlは、1 タイル分の長さを有し、プログラマブルスイッチ18によ り座標(4,5)で各スイッチングセクション14において端 部と端部とを接続することが可能である。

【0035】Y=6では、ALUの出力fから西方向に延 びるバスfeは、スイッチ16によりX=0,1,2,3で垂直バス に接続することが可能である。また、ALUの入力aか ら東方向に延びるバスawは、スイッチ16によりX=5,6,7 で垂直バスに接続することが可能である。バスfe,awの 端部は、プログラマブルスイッチ18により座標(4,6)で 20 接続することが可能である。

【0036】Y=7では、バスh2nは、プログラマブルス イッチ16によりX=1,2,3,6,7で垂直バスに接続すること が可能である。バスh2nは、2タイル分の長さを有し、 座標(4,7)では、プログラマブルスイッチ18により1つ おきのスイッチングセクション14において端部と端部と を接続することが可能あり、座標(4,0)でバスh2sを接続 するプログラマブルスイッチ18に対して互い違いに配置 されている。

【0037】次に、スイッチングセクション14における 30 垂直バスについて説明する。

【0038】X=0では、バスv2vは、プログラマブルス イッチ16によりY=0,1,4,5,6で水平バスに接続すること が可能である。該バスv2wは、2タイル分の長さを有 し、プログラマブルスイッチ18により1つおきのスイッ チングセクション14において座標(0,3)で端部と端部を 接続することが可能である。

【0039】X=1では、ALUの出力fから南方向に延 びるバスfnは、プログラマブルスイッチ16によりY=0, 1,2で水平バスに接続することが可能である。また、A 40 LUの入力bから北方向に延びるバスbsは、スイッチ16 によりY=4,5,6,7で水平バスに接続することが可能であ る。バスfn,bsの端部は、プログラマブルスイッチ18に より座標(1,3)で接続することが可能である。

【0040】X=2では、バスvlは、Y=0.1.2.4.5.6.7で 水平バスに接続することが可能である。該バスvlは、1 タイル分の長さを有し、座標(2,3)でプログラマブルス イッチ18により各スイッチングセクション14において端 部と端部とを接続することが可能である。

【0041】X=3では、バスvregwは、プログラマブル 【0032】Y=3では、バスhcoは、ALUの桁上げ出 50 スイッチ16によりV=1,2,4,5,6,7で水平バスに接続する ことが可能である。

【0042】X=4では、バスvcoは、ALUの桁上げ出 力coから西方向に座標(4,3)におけるプログラマブルス イッチ20まで延びており、(a)ALUの桁上げ入力hci へと東方向に延びる桁上げバスhciに接続すること、又 は(b) ALUの桁上げ入力vciへと南方向に延びる桁上 げバスvciに接続することが可能である。

【0043】X=5では、バスvregeは、プログラマブル スイッチ16によりY=0,1,2,4,5,6で水平バスに接続する ことが可能である。

【0044】X=6では、ALUの入力aから南方向に延 びるバスanは、スイッチ16によりY=0.1,2で水平バスに 接続することが可能である。また、ALUの出力fから 北方向に延びるバスfsは、プログラマブルスイッチ16に よりX=4,5,6,7で水平バスに接続することが可能であ る. バスan, fsの端部は、座標(6,3)でプログラマブルス イッチ18により接続することが可能である。

【0045】X=7では、バスv2eは、プログラマブルス イッチ16によりY=1,2,5,6,7で水平バスに接続すること が可能である。該バスv2eは、2タイル分の長さを有 し、座標(7.3)でプログラマブルスイッチ18により1つ おきのスイッチングセクション14において端部と端部を 接続することが可能あり、座標(0,3)でバスv2wに接続す るプログラマブルスイッチ18に対して互い違いに配置さ れている。

【0046】図2に示すように、バスbs,vco,fsは、ス イッチングセクション14の北方向に向かってALUの入 力b、出力co、及び出力fにそれぞれ接続されている。ま た、バスfe, hco, beは、スイッチングセクション14の西 方向に向かってALUの出力f、出力co、及び入力bにそ 30 れぞれ接続されている。更に、バスaw,hci,fwは、スイ ッチングセクション14の東方向に向かってALUの入力 a、入力ci、及び出力fにそれぞれ接続されている。 更 に、バスfn,vci,anは、スイッチングセクション14の南 方向に向かってALUの出力f、入力ci、及び入力aにそ れぞれ接続されている。

【0047】これらの接続に加えて、バスvregu, vrege は、それぞれのプログラマブルスイッチ18を介して、ス イッチングセクション14の北方向に向かってALUの領 域12において4ビット接続点vtsw,vtse (図2に「×」 で示す)にそれぞれ接続される。また、バスhregs, hreg nは、それぞれのプログラマブルスイッチ18を介して、 スイッチングセクション14の西方向に向かってALUの 領域12において4ビット接続点htse,htneにそれぞれ接 続される。更に、バスhregs,hregnは、それぞれのプロ グラマブルスイッチ18を介して、スイッチングセクショ ン14の東方向に向かってALUの領域12において4ビッ ト接続点htsw, htnwにそれぞれ接続される。更に、バスv regw, vregeは、それぞれのプログラマブルスイッチ18を ALUの領域12において4ビット接続点vtnw,vtneにそ

れぞれ接続される。これらの接続点vtnw, vtne, htne, hts e, vtse, vtsw, htsw, htnwについては、図3ないし図5を

10

参照して更に詳細に後述することとする。

【0048】また、図2に示すように、バスhregn, vreg e, hregs, vregwは、それぞれ4ビット接続点22 (図2に 小さな四角で示す)を有しているが、これについては、 図9を参照して更に詳細を後述することとする。

【0049】図3は、算術論理演算装置の各区域の間の 10 相互接続の1つのレベルを示すものであり、該区域の各 々は、隅が丸みを帯びた四角で示されている。4つの4 ビットバスv8,v4w,v4e,v16からなる1グループは、AL U区域12の各列を横切って垂直方向に延びている。各グ ループ中の最も左のバスv8は複数セグメントになってお り、その各々は、ほぼ8タイル分の長さを有している。 各グループ中の左から2つ目のバスv4wは複数セグメン トになっており、その各々は、ほぼ4タイル分の長さを 有している。各グループ中の右から2つ目のバスv4eは 複数セグメントになっており、この場合も、その各々 20 は、ほぼ4タイル分の長さを有しているが、左から2つ 目のバスv4wとは2タイルだけオフセットされている。 各グループ中の最も右のバスv16は複数セグメントにな っており、その各々は、ほぼ16タイル分の長さを有して いる。 図4の上部に位置するアレイの上縁部、及びその 下縁部では、セグメントの長さは、上述したものよりも 僅かに長く、又は短くすることが可能である。

【0050】ここで図3及び図5を参照する。4つのバ スv8, v4w, v4e, v16からなる各グループは各A L U 区域12 と交差し、接続点htnw,htsw,htse,htneで4つの4ビッ トタップ接続が行われる。バスセグメントの端部は、A LU区域と交差するバスセグメントに対する接続上で接 続されるような優先順位を取っている。

【0051】同様に、図4及び図5に示すように、4つ の4ビットバスh8, h4n, h4s, h16からなるグループは、A LU区域12の各行を横切って水平方向に延びている。各 グループ中の一番上のバスh8は複数セグメントになって おり、その各々はほぼ8タイル分の長さを有している。 各グループ中の上から2つ目のバスh4nは複数セグメン トになっており、その各々はほぼ4タイル分の長さを有 している。各グループ中の下から2つ目のバスh4sは複 数セグメントになっており、その各々はほぼ4タイル分 の長さを有しているが、上から2つ目のバスh4nから2 タイル分だけオフセットされている。各グループ中の一 番下のバスh16は複数セグメントになっており、その各 々はほぼ16タイル分の長さを有している。 図4の左側に 位置するアレイの左側縁部及び右側縁部では、セグメン トの長さは上記よりも僅かに長く又は短くすることが可 能である。4つのバスh8,h4n,h4s,h16からなる各グルー プが各ALU区域12と交差する場合、更に別の4つの4 介して、スイッチングセクション14の南方向に向かって 50 ビットタップ接続が接続点vtnw, vtsw, vtse, vtneで行わ

れる。バスセグメントの端部は、ALU区域と交差する バスセグメントに対する接続上で接続されるような優先 順位を取っている。

【0052】図5に示すように、接続点htnw,htsw,htn

e,htseは、プログラマブルスイッチを介して、ALU区 域の西方向及び東方向に向かうスイッチングセクション のバスhregn,hregsに接続されている。また、接続点vtn w, vtne, vtsw, vtseは、プログラマブルスイッチを介し て、ALU区域の北方向及び南方向に向かうスイッチン グセクションのバスvregw,vregeに接続されている。 【0053】次に、図6(a)を参照して、直角に交差す る4ビットバスからなる各対の間のプログラマブル結合 部16について説明する。水平バスの導体をx0,x1,x2,x3 とし、垂直バスの導体をy0,y1,y2,y3とする。ビット位 置(bit significance)が同一である各導体対の間にトラ ンジスタ160,161,162,163がそれぞれ設けられている。 トランジスタ160,161,162,163のゲートはNORゲート1 6gの出力に共通に接続されている。該NORゲート16g は、その2つの入力に、1つのスイッチグループにより 共有することが可能な単一ビットメモリセルからのイネ 20 ーブル信号を反転させた信号と、単一ビットメモリセル 24の内容を反転させた信号とを受信する。したがって、 イネーブル信号が高レベルであり及びメモリセル24の内 容が高レベルである場合にのみ、導体x0,x1,x2,x3が、 トランジスタ160,161,162,163により、導体y0,y1,y2,y3 にそれぞれ接続される。

【0054】次に、互いに端部と端部とが直線状に出会 う4ビットバスの各対の間のプログラマブル結合部16に ついて図6(b)を参照して説明する。 一方のバスの導体 をx10,x11,x12,x13とし、他方のバスの導体をx20,x21,x 30 22,x23とする。ビット位置が同一である各導体対の間に トランジスタ180,181,182,183がそれぞれ設けられてい る。トランジスタ180,181,182,183のゲートは、NOR ゲート18gの出力に共通に接続されている。該NORゲ ート18gは、その2つの入力として、1つのスイッチグ ループにより共有することが可能な単一ビットメモリセ ルからのイネーブル信号を反転させた信号と、単一ビッ トメモリセル24の内容を反転させた信号とを受信する。 したがって、イネーブル信号が高レベルであり及びメモ リセル24の内容が高レベルである場合にのみ、導体x10, x11,x12,x13が、トランジスタ180,181,182,183により、 導体x20,x21,x22,x23にそれぞれ接続される。

【0055】次に、桁上げ導体hco,vco,hci,vciの間のプログラマブル結合部20について、図6(c)を参照して説明する。水平方向の桁上げ出力導体hcoは、トランジスタ20hh,20hvを介して水平方向の桁上げ入力導体hci及び垂直方向の桁上げ入力導体vciにそれぞれ接続される。更に、垂直方向の桁上げ出力導体vcoは、トランジスタ20vv,20vhを介して垂直方向の桁上げ入力導体vci及び水平方向の桁上げ入力導体hciにそれぞれ接続され

12 る。トランジスタ20hh,20vvのゲートは、インバータ20i の出力に共通に接続され、トランジスタ20hv,20vhのゲ ート及びインバータ20iへの入力は、NORゲート20gの 出力に接続されている。該NORゲート20gは、その2 つの入力として、1つのスイッチグループにより共有す ることが可能な単一ビットメモリセルからのイネーブル 信号を反転させた信号と、単一ビットメモリセル24の内 容を反転させた信号とを受信する。したがって、イネー ブル信号が高レベルである場合に、導体hco, vcoが、メ 10 モリセル24の内容に従って、導体hci,vciにそれぞれ接 続され、又は導体vci,hciにそれぞれ接続される。 【0056】図6(a)~(c)を参照して説明した切り換え 可能な結合部16,18,20がNORゲート16g,18g,20gをそ れぞれ備えていることが理解されよう。 図7に示すよう に、NORゲート16gは、典型的には4つのトランジス

タ16g1, 16g2, 16g3, 16g4により形成され、前記2つのト ランジスタ16g1,16g3が反転されたイネーブル信号に応 答し、前記2つのトランジスタ16g2,16g4がメモリセル2 4の反転された内容に応答する。切換可能な結合部16,1 8,20からなるグループは、かかるグループのうちの一部 のみをディセーブルにする必要性を伴うことなく共通に ディセーブルにすることが可能であることが望ましい。 かかるグループは、1つのスイッチングセクション14中 の切換可能な結合部の全て、特定のタイルにおける2つ のスイッチングセクション14中の切換可能な結合部の全 て、又はアレイの一層大きな領域における切換可能な結 合部の全てから構成することが可能である。この場合、 トランジスタ16g1は、図8に示すように、該グループ中 の切換可能な結合部16,18,20の全てに共通のものとする ことが可能である。これにより、ゲートに必要となるト ランジスタの数を25%省くことが可能となるが、図8に 示すように、ゲートに連結する導体を追加する必要が生 じる。

【0057】ここでは示さないが、メモリセル24の特性を用いることにより更なる簡略化が可能となる。該メモリセル24の内容と該内容の補数との両者は、出力として容易に求めることが可能なものである。したがって、図8の回路は、例えば、メモリセル24の特性を用いて実際のイネーブル信号及び反転されたイネーブル信号の両方を保持する必要性をなくすこと(メモリセルからの実際値又は補数値の何れか一方を用いて1つのイネーブル信号しか必要としないようにする等)により、配線コストを低減させることが可能になることが分かる。

【0058】図1及び図2を参照して上述したように、各スイッチングセクション14において、バスhregn,hregs,vregel、vregel、4ピット結合部22によりレジスタ又はバッファ回路にそれぞれ接続され、次に該回路について図9を参照して更に詳細を説明する。4つの結合部22は、マルチプレクサ26の入力にそれぞれ接続されてい

50 る。該マルチプレクサ26は、入力の一つを出力として選

択し、これをレジスタ又はバッファ28に供給する。該レ ジスタ又はバッファ28の出力は、4つの三状態バッファ 30s,30w,30n,30eに供給され、該バッファは、バスhreg s,vregw,hregn,vregeとの結合部22に再び接続される。 バッファ28が使用される場合には、バスhregs, vregw, hr egn, vregeのうちの選択された1つにおける4ビット信 号が増幅されて、バスhregs, vregw, hregn, vregeのうち の選択された別の1つに供給される。レジスタ28が使用 される場合には、バスhregs, vregw, hregn, vregeのうち の選択された1つにおける4ビット信号が増幅されて、 次の活動状態のクロックエッジの後にバスhregs, vregw, hregn, vregeのうちの選択された何れか1つに供給され る.

【0059】図9の構成の改善された形態を用いること により、バス間の経路指定とは異なる目的で、バスhreg s,vregw,hregn,vregeのうちの選択された1つの4ビッ ト信号を取り出すことが可能となる。マルチプレクサンの の(又は代替的な構成ではバッファ28の)適当な構造及 び接続により、配線網から受け取った値をマルチプレク サ26又はバッファ28の出力として選択し(これらの選択 20 とが可能である。 を図9に符号260,280で示す)、次いでその値を該スイ ッチボックスと関連するALUの命令を決定する際に使 用することが可能となる。該構成の適用例を以下で詳述 する。

【0060】この目的のためにマルチプレクサ26又はバ ッファ28を使用することは、ALUに命令を与えるため に使用される値が、配線網を介して前方に送るために利 用可能となる値でもあることを意味する。配線間で異な る値を送ることが望ましい場合には、異なるスイッチン グセクション14を使用する必要がある。しかしながら、 多くの構成では、ALUに送られる値により、その命令 が1つの配線から別の1つの配線へと送られる値でもあ ると決定されることが望ましい。これは、同一の命令を 多数のALUに与えること(深い処理パイプラインにお いて生じることが多い)が望ましい場合に適している。 代替的な実施例(図示せず)では、マルチプレクサ26及 びバッファ28からなる対が二対又は三対以上使用され る。この場合、一対のマルチプレクサ/バッファ対は、 関連するALUの命令入力を与える専用のものとするこ とが可能であり、一方、他のマルチプレクサ/バッファ 40 対は、経路指定のために使用できる。

【0061】上述の構成により、アレイの周囲及び該ア レイを横切る信号の経路指定に大きな柔軟性が提供され る、ということが理解されよう。メモリセル24を用いた スイッチ16,18,20を適当にセッティングすることによ り、及びマルチプレクサ26及びレジスタ又はバッファ28 を適当にセッティングすることにより、バスv16,h16,v 8,h8,v4e,v4w,h4n,h4sを主に使用して、アレイの縁部か ら特定のALUまで、ALU同士の間、及び特定のAL

14

が可能である。これらのバスは、スイッチングセクショ ン14により一直線に又は直角に共に結合させることが可 能であり、レジスタ又はバッファ28による増幅によって 伝播遅延が低減され、該レジスタ28によりパイプライン ステージが導入される。また、これらのバスをその長さ 方向に沿った途中の部分で引き出して(tap)、これによ り特定の処理演算を実行するためのALUの設置がバス の長さにより完全に指定されることがないようにするこ とが可能である。したがって、信号は2つまたは3つ以 上のALUに分散させることが可能である。更に、図1 10 及び図2を参照して説明した前記の一層短い長さを有す るバスを使用して、スイッチングセクション14とALU との間で信号を経路指定することが可能であり、更に、 例えば1つのALUからそれと同一の列及び行における 隣接するALU又は(該バスが水平方向又は垂直方向に 延びている場合であっても)対角線方向で隣接するAL Uまでの一層短い距離に渡って主に信号を送ることが可 能である。この場合も、レジスタ又はバッファ28を使用 して信号を増幅し又はプログラマブル遅延を導入するこ

【0062】上記の構成では、メモリセル24は、スイッ チングセクション14及びALU区域12と同程度までアレ イを横切って分散される。各メモリセル24は、該メモリ セル24により制御される1つ又は複数のスイッチ、マル チプレクサ、レジスタ又はバッファに隣接して配置され る。これにより高い回路密度を達成することが可能にな る。

【0063】次に、メモリセル24に対してデータの読み 書きを行う態様、プログラマブルスイッチ16,18,20用の 30 イネーブル信号をそれらのメモリセルに書き込む態様、 命令及び/又は定数をALUに分散させる態様、及びク ロック信号といった他の制御信号をアレイを横切って伝 送する態様について説明する。これらの機能の全てにつ いて、図10に示すように「Hツリー」構造(該構造自 体は既知のものである)を用いることが可能である。こ こで図10及び図11を参照する。図示の64区域の何れ にもイネーブル信号を分散させるために、イネーブル信 号30a及び該イネーブル信号に関する6ビットアドレス3 2aをデコーダ34aに供給する。該デコーダ34aは、該デコ ーダからの4つの分岐のうちの何れが、前記アドレスに 通じ、及び該4つの分岐の全てにおけるデコーダ346へ の4ビットアドレス32bと共に、前記分岐における更な るデコーダ34bにイネーブル信号30bを供給するかを決定 する。イネーブル信号30bを受け取ったデコーダ34bは、 該デコーダ34bからの4つ分岐のうちの何れが、必要と されるアドレスに通じ、及び該4つの分岐の全てにおけ るデコーダ34cへの4ビットアドレス32cと共に、前記分 岐における更なるデコーダ34cにイネーブル信号30cを供 給するかを決定する。該イネーブル信号30cを受け取っ Uからアレイの縁部まで長距離にわたり信号を送ること 50 たデコーダ34cは、次いで単一ビットメモリセルにおけ

20

15

る格納可能な必要とされるアドレスにイネーブル信号34 dを供給する。このHツリー構造の利点は、全ての宛先 に対する信号経路の長さがほぼ等しいことにあり、これ はクロック信号の場合に特に有利となる。

【0064】上記記載の構成の大きな利点は、例えば1 つのスイッチングセクション14中、又は1つのタイル中 の2つのスイッチングセクション中、又は複数のタイル からなる1つのサブアレイにおける複数のスイッチング セクション中のメモリセル24のグループを、反転された イネーブル信号により一括してディセーブルにして、こ 10 れらメモリセルの内容がそれらに関連するスイッチに影 響を及ぼさないようにすることが可能であることにあ る。次いで、これらのメモリセル24は、アレイの配線を 構成するために使用するのではなくアプリケーションに より「ユーザ」メモリとして使用することが可能とな

【0065】次に、本発明の本実施例で用いられるAL Uの構造について図12を参照して説明する。図12 (a)に示すように、ALUは、4つの入力A,B,I,Cinと2 つの出力F,Coutとを有している。A,B,I,Fは全て4ビッ ト幅を有するものであり、A.B.Fについて上述するよう に、隣接するスイッチブロックにより一般の相互接続に 接続されている。1への入力は、図9に示されるマルチプ レクサ26から抽出される。Cin及びCoutは、どちらも1ビ ット幅であり、上記と同様に一層限定された相互接続に 接続されている。A,Bは、ALU用のオペランドを提供 し、Fは出力を提供する。Cin.Coutは、桁上げ関数を提 供するものではあるが、制御面でも重要なものである。 IはALUの関数演算を決定する命令入力を提供する。 これは、機能ユニットが1組のメモリビットにより制御 30 されるという点で、標準的なFPGAと対照的である。 この特徴の重要性及び配線網からALUまで命令入力を 経路指定するために設けられた機構について以下で説明 する。

【0066】ALUは、以下の4つの主要部分を有して

【0067】4つの同一のピットスライス(bitslice)か らなるALUデータパス

命令デコーダ

#### 桁上げ/制御入力調整論理回路

スイッチブロックプログラミングインターフェイス (これは、本発明の他の実施例ではALU自体に存在す る必要のないものではあるが、ALUに該特徴が存在す ることによりルックアップテーブルモードでALUを使 用する可能性が許容されることになる)

図12(b)は、ALUの単一ビットスライスのブロック 図を示している。

【0068】2つの「入力バッファ」202,203は、経路 指定網への電気的な接続を提供する手段に過ぎない。該 アーキテクチャにはアドレス指定可能な入力レジスタ


16

(ひいてはレジスタファイル) は存在しない。ALUの 機能ユニット201には各サイクルで同じ場所(配線網) からオペランドが提供される。

【0069】機能ユニット201は、2つの入力A,Bのブー ル関数Uを生成するルックアップテーブル(LUT)と して動作する。4つの制御信号 (L3,L2,L1,L0) により 正確な関数がセットされ、表1に示すカルノー図が生成 される。

[0070]

【表1】 (ALUビットスライスに関するカルノー 図)



ALU ピットスライスに関するカルノー図

【0071】信号しいの生成について以下に説明する。 【0072】「和生成手段」204が、U及びCinのXOR により導出される和出力を提供する。

【0073】和 = U XOR Cin

Coutが、次の論理式に従って「桁上げ生成手段」205に より生成される。

[0074]P = U OR L4

G = A OR L5

Cout = IF P THEN Cin ELSE G

ここで、Pは伝搬関数、Gは生成関数とみなすことができ る。信号Liは後述の態様で生成される。

【0075】出力レジスタ206は、和出力を随意選択的 にラッチする。この随意選択は、ALUプログラミング メモリの制御下で選択可能なものである。随意選択的 に、同様のラッチ構成を桁上げ出力に与えることができ る。これらの特徴は、同じ演算を幾つかのALUで同期 させ又はタイミング制御された態様で実行する必要のあ る深いパイプラインでの使用に有利なものである。

【0076】広範な異なる考え得るビットスライスを使 40 用することが可能である。所与のアーキテクチャにおけ るビットスライスタイプの選択は、全体として該アーキ テクチャが最も効率よく処理を行うことを意図した命令 のタイプの関数とすることが可能である。より複雑な演 算に有用な構築ブロックとして作用することができる様 々な関数を使用することが可能であることは、明らかに 望ましい。その他の特徴もまた望ましいものである。即 ち、その1つの望ましい特徴は、幾つかのビットをその 正規関数から「流用」して(divert)他の回路要素にわた る制御を可能にする能力である。もう1つの望ましい特 50 徴は、特定の構成での動的な命令切換を必要としないA

17

18

LUの固定命令を格納する能力である。ALUをスイッチボックス (又はルックアップテーブル) 用の読み出し /書き込みポートとして使用することを可能にする適当なデフォルト状態が存在することもまた望ましい。

【0077】図12(c)は、ALUの単一のビットスライスの物理的な実施態様のブロック図を示している。入力及び出力については図12(b)を参照して上述したと\*

\*おりである。該ビットスライスは、6つの制御信号を生成することを必要とする。このための機構について以下に説明する。該ビットスライスにより生成される有用な一組のブール関数を表2に示す。

[0078]

【表2】 (ビットスライスの関数と関連する制御入力)

Lo	L,	L <sub>2</sub>	L <sub>3</sub>	L	L,	桁上げ入力値		
						0	1	
1	1	1	Ö	1	1	A NAND B	A AND B	
0	1	1	1	1	1	A OR B	A NOR B	
Ø	1	1	0	1	1	A,XOR B	A NXOR B	
0	1	0	0	1	1	A AND B	A OR B	
0	0	1	.0	1	0	A AND B	A OR B	
1	1	0	0	1	1	NOT B	В	
0.	0	1	1	1	Ó	В	NOT B	
1	0	1	0	1	0	NOT A	· A	
0	1	0	1	1	1	A	NOT A	
0	1	1	0.	0	0	ADD		
1	0	0	1	٥	0	SUB		
1	0	0	1	0	1	A=B		
1	1	1	0	0	0	MATCH1		
1	1.	1	0	0	0	MATCH0		

ビットスライスについての関数及びそれに関連する制御入力

【0079】入力は、以下のグループに分類される。即 30%QUALS,MATCH1,MATCH0)である。これらの関数の出力を ち、算術演算命令(ADD,SUB)、2入力ビット単位(bitw 以下の表3にまとめる。

ise)命令(AND,OR,NOR,XOR,NXOR)、1 【0080】

入力命令 (A,B,NOT A,NOT B) 、比較及びテスト命令 (E%

【表3】 (命令の出力)

4	$\sim$
	·

19		20
名称	和開散	C <sub>ost</sub> 與歌
ADD	A+B	算術街上げ
SUBA	A-B	算術板上げ
· A AND B	= A <sub>i</sub> AND B <sub>i</sub>	C <sub>ool</sub> = C <sub>h</sub>
A OR B	- A <sub>i</sub> OR B <sub>i</sub>	$C_{tot} = C_{ta}$
A NOR B	= NOT (A, OR B)	$C_{\text{res}} = C_{\text{in}}$
A XOR B	= A <sub>i</sub> XOR B <sub>i</sub>	C <sub>test</sub> == C <sub>bs</sub>
A NXOR B	= NOT (A, XOR B)	C <sub>out</sub> = C <sub>b</sub>
A AND B	- A, AND (NOT B)	$C_{na} = C_{ia}$
B AND X	= (NOT A) AND B	C <sub>out</sub> = C <sub>in</sub>
X OR B	= (NOT A <sub>i</sub> ) OR B <sub>i</sub>	C <sub>ost</sub> == C <sub>in</sub>
BORA	= A, OR (NOT B)	C <sub>out</sub> = C <sub>in</sub>
A	. = A <sub>1</sub>	C <sub>out</sub> = C <sub>in</sub>
В	= B <sub>l</sub>	C <sub>out</sub> = C <sub>h</sub>
NOT A	= NOT A	C <sub>test</sub> = C <sub>fet</sub>
NOT B	= NOT B <sub>1</sub>	C <sub>out</sub> = C <sub>in</sub>
A=B	港馬不能	if A == B then 0, else 1
MATCHI	適用不能	A及びBのピット式 AND に 嫌いてワード側にわたる OR を実施
матсно	通用不能	A及びBのピット式の OR に 続いてワード個にわたり AND を実施

#### 命令に関する出力

【0081】2の補数演算が使用され、及び演算に矛盾 が生じないよう演算の桁上げが提供される。MATCH関数 は俗にいうものであり、MATCH1の場合には、A及びBの両 方で1となる少なくとも1つの位置が存在する場合にの み値1が返され、MATCHOの場合には、A及びBの両方で0 が返される。

【0082】ビットスライスの出力を決定するために は、6つの制御信号Liが必要である。しかしながら、A LUの関数を決定する動的な命令は何れも5ビット以上 を含まないことが望ましく、これにより、該命令が相互 接続の4ビット経路に適合するものとなり、及びALU 命令をそれとは別のALUの出力として提供することが 可能となる。4つの命令ビットJiから制御信号Liを導出 するための1つの方式は次のようになる。

# [0083]

## 【数1】

Lo

(J<sub>1</sub> OR J<sub>0</sub>) AND (J<sub>3</sub> NAND J<sub>3</sub>) L

(J1 OR J2) AND (J3 NAND J2) L<sub>2</sub>

 $(J_1 OR J_0) AND (J_3 NAND J_2)$ 

\*【0084】しかし、これは、Cinのみによって制御さ れるマルチプレサが設けられていないという点で欠点を 有するものである。これを実施するために、Cinについ ての依存性を与えるようLO及びL3の定義を変更すること ができる。その他の定義は変更しない。

となる少なくとも1つの位置が存在する場合にのみ値0 30 【0085】L0 = IF (Cin AND L4) THEN J2 ELSE J3 L3 = IF (Cin AND L4) THEN J3 ELSE J2 この結果得られた命令テーブルを表4として以下に示 す。

[0086]

【表4】 (命令ビット及びそれに対応する関数)

40

21											22	
J <sub>3</sub>	J <sub>2</sub>	J <sub>1</sub>	I <sub>0</sub>	L <sub>0</sub>	L	L <sub>2</sub>	L <sub>3</sub>	L,	L	桁上げ入力値		
										0	1	
٥	0	0	0	0	ı	1	0	1	1	XOR	NXOR	
0	.0	0	1	0	٥	1	0	1	0	A AND B	A OR B	
٥	0	ı	0	0	1	0	0	1	1	A AND B	A OR B	
۰	0	1	1	0	1	1	0	0	0	ĄĮ	OD O	
0	1	0	0		1	1		1	1	A OR B	A AND B	
0	1	0	1	Cia	0	1	Č,	1	0	В	Α	
0	1	1	0	١.	1	0		ı	1	A	В	
0	1	1	1	0	1	1	1	0	0	MATCHO		
1	0	0	0		1	1		1	1	A NAND B	A NOR B	
ı	0	0	1	Ĉ,	0	1	C <sub>la</sub>	1	0	NOT A	NOT B	
ī	0	1	0	ĺ	1	0		1	1	NOT B	NOTA	
1	0	1	1	1	ī	1	0	0	0	MATCH1		
1	1	0	0	1	0	0	1	Ó	1			
1	1	0	1	1	0	0	1	0	0			
1	1	1	0	1	0	0	1	0	1	A=B		
1	1	1	1	1	0	0	1	0	0	SUB		

命令ビット及びそれに対応する関数

【0087】次に、ALUの命令ビットの出所について 説明する。本発明の構成要素は、その少なくとも1つの 態様では、MATRIXアーキテクチャと共有されるも のであり、機能ユニットについての命令をそれとは別の 機能ユニットの出力として生成する能力である。これ は、MATRIXアーキテクチャでは、比較的粗粒の(c oarse)機能ユニットを備えた構造で実施され、該機能ユ ニットの各々は、8ビットALUと、自分自身のレジス タファイルを有する入力レジスタとを備えている。一 方、本実施例では、4ビットALUを備えると共にアド 30 レス指定可能な入力レジスタを有さない遙かに微細な機 能ユニットが使用される。入力レジスタが存在しないた め、機能ユニットが処理パイプラインで演算を行う必要 がある。かかるパイプライン計算モデルにおいて配線網 からALUに命令を入力することを可能にする回路を図 16に示す。

【0088】動的命令I(アレイ中で別のALUによっ て生成され、又は配線網にアクセスすることが可能なメ モリから随意選択的に得られた4ビット命令)を含む入 力信号は、配線網に対する結合部301から受け取られ る。該入力信号は、上述のようにマルチプレクサ26(図 9参照)を介して得ることも可能である。利用可能な選 択肢が多数存在することが望ましい場合には、これは、 1つ又は2つ以上の追加のALUをマルチプレクサ構成 に使用することにより達成可能である。

【0089】該アーキテクチャの他の実施例では、全て の命令を動的に与えることが可能となり、この場合には 信号はALUに直接渡される。しかし、本開示の実施例 では、命令を動的に与えるか又は局所的に与えるかにつ いての選択機能が存在する。配線網から入力された信号\*50 低レベルである場合には、外部入力Liが命令ビットJiの

\*は、動的命令イネーブルゲート304を通過する。該ゲー トの機能は、動的命令ビットIを該ALUにより使用可 能とすること又はこれらを使用できないようにすること であり、後者の場合には、格納されている命令ビットを 代替的に用いる必要がある。これは、該ALUについて の構成RAMの単一ビット303により決定される。動的 命令ビットを使用すべき場合には、ゲート304は、配線 網から入力された「の値を通過させる。そうでない場合 には、ゲート304の出力がゼロになり、ALUへの命令 入力は、格納された命令ビットとして4ビット制御レジ スタ313中に既に格納されているものとなる。かかる既 格納命令ビットは、例えばHツリーネットワークを介し て早期にロードしておくことが可能である。

【0090】配線網301からの動的命令ビットIとして又 はレジスタ313からの既格納命令ビットとしてALUに 入力を与える機構が、動的命令マスク305という形で設 けられる場合には、利点を得ることができる。これは、 2つのゲート、即ちORゲート311及びANDゲート312 を備えたものである。各ゲートへの入力 (即ち動的命令 40 イネーブルゲート304及びレジスタ313の出力)は同一で ある。

【0091】ORゲート311の出力は、関連する命令ビ ットJiである。ANDゲート312の出力は、ALUの他 の部分に提供するための出力Kiとして利用可能なもので あり、その理由については後述することとする。入力イ ネーブルビット303が低レベルである場合には、出力Ki は全て低レベルとなり、ビットスライス用の命令ビット Jiが4ビット制御レジスタ313に従う。入力イネーブル ビット303が高レベルであり、制御レジスタ313ビットが 関連出力に経路指定され、関連するKiが低レベルにされ る。入力イネーブルビット303が高レベルであり、制御 レジスタ313ビットが高レベルである場合には、外部入 力Iiが関連するKiに経路指定され、命令ビットJiの関連 出力が高レベルにされる。

【0092】動的命令マスク305を提供する利点は、動 的命令を効果的に利用するために、他の回路をALUと 同期させて制御することが望ましいことが多いことであ る。例えば、ある場合には、ALUを加算演算と減算演 最下位ビットに供給する定数を、減算の場合には1をセ ットし、加算の場合には0をセットする必要がある。動 的命令マスク305を設けることにより、図17に示すよ うに、該周辺回路を制御するために制御入力を追加する 必要がなくなる。該マスク回路により、動的命令入力の 特定のビットをALUに供給し、及び該動的命令入力の 他のビットを周辺回路に供給することが可能になる。

【0093】図17に示す場合には、制御レジスタ313 は値0011を有する。その結果として、I3, I2はJ3, J2にそ れぞれ接続するが、I1, IOはK1, KOに接続する。J1, J0 は、両方とも値1に固定されている。これにより、最下 位ビットを処理するためのADD\_LSBコード及びSUB\_LSBコ ードを含むADD及びSUB命令コードの拡張セットが与えら れる。この関数コードセットを達成するよう結果的に得 られる「に関するコードは次の通りである。

[0094]

I 入力 ADD 命令コード 0000 I 入力 ADD\_LSB 命令コード 0001

I 入力 SUB 命令コード 1100

I 入力 SUB\_LSB 命令コード 1111

A L U命令コードJは、ADD及びADD\_LSBの両方について は同じ(0011)であるが、ADDについては、Cinは、ビッ トスライス用のCinとなるよう単に伝播され、一方、ADD \_LSBについては、ビットスライス用のCinの値は常にO である。SUB命令の位置も同様である。即ち、SUB\_LSBに ついては、ビットスライス用のCinの値は常に1であ

【0095】したがって、周辺回路が動的命令入力によ り制御される際に同時に使用することができるALU命 令の組み合わせが制限される。しかし、これは、実際上 40 の問題を生じさせるものとはならない(限られた数の場 合しかカバーする必要がないため)。 例えば、 図17に 示す場合には、ADD命令とSUB命令との間に2つの共通ビ ットが存在する必要があり、即ち、この場合には、ビッ トJ1,J0が共に値1を有する。

【0096】 したがって、ALUの4ビット出力は、別 のALUの動的命令入力Iとして使用することが可能で ある。ALUの桁上げ出力もまた、別のALUの桁上げ 入力として使用することが可能であり、これは動的命令 24

せることが可能な3つの基本的な方法が存在する。 【0097】1. 命令ビットIを一定に維持した状態で 1つの関数の2つのバージョンの間で多重化を行うため にCinを使用することができる。図13に示す例は、O RとANDとの間の多重化を示している。これは、表4 の右側2列に隣接して示されている関数間での多重化を 可能にする。

【0098】2. Cinが同じ状態を維持している際に命 令ビットIを変更することができる。これにより、Cinに 算の間でスワップさせるべき場合に、桁上げチェーンの 10 ついて同じ要件を有する命令テーブルの同一列における 関数間(例えば、桁上げ入力Cin=0のとき命令入力100 0,0000をそれぞれ有するNANDとXORとの間) でス ワッピングを行うことが可能になる。実際には、これ は、図14に示されるように、2つの命令間で多重化を 行うために第2のALUを使用することにより最も容易 に達成される。2つのIの値は、第1のALUの入力A,B として使用され、該第1のALUは、多重化関数0110を 使用してプログラムされ、その出力がI入力として第2 のALUに与えられる。

> 20 【0099】3. 命令及びCinの値を変更することがで きる。これにより、命令テーブルの右側2列における任 意の2項目間でスワッピングを行うことが可能になる。 図15は該構成を示すものであり、第1のALUをマル チプレクサとして使用し、及び該マルチプレクサで選択 された命令が与えられる第2のALUをそのI入力とし て使用する点で、図14と類似したものである。この場 合、関数は、XOR (命令コード0000) 及びNOR (命 令コード1000) であり、必要とされるCinの値はそれぞ れ0、1である。代替的な命令入力間で選択を行うため 30 に多重化ALUのCinとして用いられる信号は、ここで は、多重化ALUのCoutとして伝播され、第2のALU のCinとして使用され、必要とされるI及びCinの組み合

わせが得られることになる。

【0100】既述のように、ALUが隣接スイッチプロ ック用のメモリインターフェイス論理回路を備えている ため、ルックアップテーブル操作が可能となる。したが って、一対のALU及びスイッチブロックを4入力4出 カルックアップテーブル (LUT) にすることができ る。LUTアドレスを入力Aから得ると、出力和はAの任 意のブール関数とすることができる。これは、ALU命 令セットでは効率的に実行することができない命令に有 用なものとなる(その考え得る例としては、パリティ生 成、ビット回転、及びCASE文における複雑なパターンの 突き合わせがある)。LUT操作は、ALU内でモード ビットにより選択可能となっており、該実施例では「入 力により選択することはできない。

【0101】ALUのLUT操作中、I入力はディセー ブルにされる。随意選択的に、該LUT操作中にメモリ への書き込みを行うことが可能となり、この場合には、

を与える際に利用できる。ALUの演算を動的に変化さ「50 Bがデータ入力として使用され、Cinが書き込みイネーブ

ル信号として使用される。該LUTの出力を使用してA LUの出力を通常の態様で駆動することができる。

【0102】当該プロセッサアレイにおけるプロセッサの基本モードは、所定のセットの論理演算のうちの1つ と2Xは3つの入力で実行することである。最も単純な ことが場合には、プロセッサにより実行される命令は、構成メモリの4ビットに静的にプログラムされ、該命令は、連 続するクロックサイクル間で変化しない。しかし、上述 のように、動的命令を与えることも可能である。即ち、 各プロセッサの動作を決定する命令が、構成メモリの4 10 る)。 ビットと通常の配線網から得た4ビット入力との論理的 な組み合わせとして形成される。次いで関連するプロセッサ(又はアレイの一部)の関数をサイクル毎に変更 し、これにより完全な再構成に必要となるコストが節約 され、提供可能な命令の数が増大し、データに依存する 限EG :: 演算に関するコストが削減される。

【0103】プロセッサ要素に動的命令を与えることが でき、及び(このアレイの場合には構成メモリをユーザ プレーンメモリへと変換することにより)ユーザプレー ンメモリを利用することができるため、プロセッサアレ 20 イ内にCPUを構築することが可能であることが判明し た。図18は、極めて単純なCPUのビットスライスの 一例を示している。 図18のビットスライスは最も単純 に構築可能なものではあるが、これよりも遙かに複雑な ビットスライスもまた実施可能であることに留意された い。これは、RAM401等のメモリ (例えばユーザプレ ーンメモリへと変換された構成メモリとすることが可 能)と、プロセッサ要素の算術論理演算装置(ALU) 402と、プロセッサ要素の出力レジスタ403と、一般にR AMとすることが可能なコードメモリ404 (及びユーザ プレーンメモリへと変換された1つ又は2つ以上のプロ セッサ要素とすることが可能)とを含む。RAM401 は、16ワード×4ビットの大きさを有する。このCPU は、4ビット幅のデータスライスに作用するよう適合さ れるたものである。これは、プロセッサ要素により処理 可能なビットスライスが4ビット幅を有するためであ る。必要とされるデータパス幅が4ビットを越える場合 には、1つ又は2つ以上の追加のプロセッサ要素が必要

【0104】RAM401は、CPUのためのレジスタファイルとして機能し、CPUのためのデータを保持する。該CPUに関する命令は、コードメモリ404から受け取られる。かかる命令は、2種類からなり、即ち、ALU402それ自体に関する命令と、RAM401に関するアドレス及び読み出し/書き込み制御(アドレスポートから4本の専用線を介して渡されるアドレス情報(ADDRと示す)、及び上記とは別のポートを介して渡される読み取り/書き込み制御(R/Wと表される))である。有利には、該命令情報が圧縮形式でコードメモリ404に保持され、この場合には、コードメモリ404とCPUとの間

に追加の命令デコーダが必要となる。ALU402により 実行された命令が結果が得られると、該結果が出力レジ スタ403に格納される。該結果は、次のサイクルで、A LU402にフィードバックし、又はRAM401に格納する ことができる。単一サイクルで、RAM401に対する読

26

【0105】該CPUに適した単純な命令セットは以下に示す通りである(ここで、REGはレジスタ403、RAMはRAM401、及びaddrはRAM401へのアドレスである)

み出し又は書き込みが行われる。

【0106】REG := RAM(addr)→ワード番号 (addr) を RAM401からREGにロードする

REG := NOT RAM(addr)→RAM(addr)の反転論理をREGにロードする

REG := REG NAND RAM(addr)→REG及びRAM(addr)内の値のビット単位の論理NANDを実行し、その結果をREGに格納する

REG := REG AND NOT RAM (addr)→REG内の値のビット単位の論理NAND及びRAM(addr)内の値の反転論理を実行し、その結果をREGに格納する

REG := REG + RAM(addr)→REG及びRAM(addr)内の値の算 術加算を実行し、その結果をREGに格納する

REG := REG OR RAM(addr)→REG及びRAM(addr)内の値の ビット単位の論理ORを実行し、その結果をREGに格納 する

RAM(addr) := REG→レジスタファイルの書き込みを可能 にする

更に複雑なデータパススライスを有し特定タイプの演算 について最適化されたCPUを入手可能な機能ユニットにより構築することは自明のことである。必要となるALUの数はCPUに必要となる命令セットに依存し、一般に、時間的な制約により、必要とされる命令セットの実行に必要となるALUの数を最小限にすることが望ましい。追加のレジスタが必要となる場合に、1つ又は2つ以上の16ワード×4ビットRAM(RAM401と同様)で該レジスタを構築することは自明のことである。1つのデータパススライス内に多数のALUが存在する場合には、必要とされる命令をそれらに協働して計算させる命令入力における命令値で各々を駆動することが必要である。

【0107】2つ以上のデータパススライスが存在する場合もある。この場合には、各スライスにおける対応するALUが、共通のコードメモリからの命令入力を共有することが有利である。該命令が共通コードメモリ中で圧縮されている場合には、共有される命令デコーダを介して、ALUの各々に解凍された命令を提供することができる。桁上げは、桁上げ連鎖を使用して命令を実行する個々のALU毎に、最下位のデータパススライスから50最上位のデータパススライスまで連鎖されることにな

る。

【0108】 この種のCPUの命令ストリームを生成す るために利用することが可能な方法は多数存在する。最 も容易なものを図18に示す。命令ストリームはメモリ から読み込まれる。しかし、結果的に生じるデータ依存 型の実行によりデータ値から命令を導出することもまた 可能である。最も汎用性のある構成は、これらの方法の 両方を組み合わせて用いるものとなろう。

【0109】本発明の実施形態を例示のためにのみ記載 してきたが、本発明に従いながら多数の変形及び展開を 10 行ってもよい。例えば、本実施形態では、4ビットAL Uを処理装置として用いているが、これに加えて、又は その代わりに、他の形態のALUその他の処理装置を使 用することも可能である。

【0110】更に、本実施形態では、ALU及びスイッ チングセクションによりアレイ全体がカバーされるよう な説明を行ってきたが、他の種類の構成要素を該アレイ に含めることも可能である。例えば、サブアレイは、上 述のようにALU及びスイッチングセクションの4×4 アレイは、4×4アレイにおける前述のサブアレイ及び メモリ、又は4×4アレイにおける前述のサブアレイ及 びRISC CPUから構成することが可能である。

【0111】上記の実施例では、各ALU区域は正方形 であり、各スイッチングセクションは正方形であってA LU区域と同一サイズであるが、レジスタバスvregw, vr ege, hregn, hregsにおける制御可能スイッチ18が、AL U区域の正方形の輪郭に侵入することに留意されたい。 ALU区域は、スイッチングセクションと同一サイズで ある必要はなく、特に一層小さくすることが可能であ り、このため、1つ又は2つ以上のバスが、1つのスイ ッチングセクション14から対角線方向で隣接するスイッ チングセクション14へと水平方向又は垂直方向に直接進 行すること、例えばバスh2s,h2n間又はバスv2e,v2w間を 走るようにすることが可能である。

【0112】上記の実施例では、各ALUは、2つの独 立した桁上げ入力vci,hci及び接続された一対の桁上げ 出力coを有している。必要であれば、2つのタイプの桁 上げ、即ち、マルチビット加算演算に特に用いられる隣 接するALU間の高速桁上げと、より柔軟に経路指定す 40 ることが可能でありディジタル直列演算に特に用いられ る低速桁上げとを処理するようALUを構成することも 可能である。高速桁上げは、図面を参照して上述したも のと同様に構成可能なものであり、低速桁上げは、桁上 げ導体と4ビットバスの特定ビットとの間のスイッチン グセクション14におけるプログラマブルスイッチを用い ることが可能である。

【0113】上記の実施例では、特定のビット幅、スイ ッチングセクションのサイズ、及びアレイのサイズにつ いて説明してきたが、これらの値は全て適宜変更可能な 50 28

ものであることに留意されたい。また、プログラマブル スイッチ16,18,20は、各スイッチングセクション14中の 特定区域に設けられるものとして説明したが、必要及び 要求に応じて他の区域を用いることが可能である。

【0114】上記の実施例では、アレイは二次元のもの であるが、(例えば、隣接層のスイッチングセクション が互いに互い違いになった状態で上記アレイの積層体を 形成することにより) 三次元アレイに本発明の原理を応 用することも可能である。この積層体は、2層からなる ものとすることが可能であるが、好適には少なくとも3 層からなり、その層数は2の累乗であることが好まし 41

【0115】上記の実施例では、メモリセル24は、ゲー ト16g, 18g, 20gにより、メモリセルを他の目的(これを 「ユーザプレーン」と表している)に使用できるよう制 御を行うスイッチから分離させることができる。しか し、イネーブル信号メモリセルは、ユーザプレーンにす ることができないものである。代替的な実施例では、特 定のスイッチングセクション14におけるスイッチが、該 配列のタイルから構成することが可能である。また、該 20 スイッチングセクション14の境界においてバス中の更な るスイッチによりアレイの残りの部分から切断可能とな っており、該更なるスイッチは、ユーザプレーンにする ことができない更なるメモリセルにより制御される。 【0116】その他にも多数の変形及び展開を実施する

> ことが可能である。 【0117】以下においては、本発明の種々の構成要件 の組み合わせからなる例示的な実施態様を示す。

【0118】1. 複数の処理デバイスと、該処理デバ イス間の相互接続を提供する接続マトリクスと、該接続 30 マトリクスの構成を規定する手段と、を備えており、前 記処理デバイスの各々が、入力オペランドについて関数 を実行して出力を生成するよう構成された算術論理演算 装置を備えており、前記入力オペランドが、各サイクル で同一経路上の相互接続から前記算術論理演算装置への 入力として提供され、前記処理デバイスのうちの第1の 処理デバイスの出力を該処理デバイスのうちの第2の処 理デバイスへと経路指定して前記第2の処理デバイスに より実行される関数を決定する手段が配設されているこ とを特徴とする、再構成可能デバイス。

【0119】2. 前記処理デバイスの各々が、アドレ ス指定可能な入力レジスタを備えておらず、このため、 算術論理演算装置により相互接続から入力オペランドを 直接受け取る、前項1に記載の再構成可能デバイス。 【0120】3. 前記処理デバイスの各々が、該処理 デバイスのうちの別の処理デバイスの出力により決定す ることが可能な第1の複数の構成ビットと、該処理デバ イスのうちの別の処理デバイスの出力により決定するこ とが不可能な第2の複数の構成ビットとを有している、 前項1又は前項2に記載の再構成可能デバイス。

【0121】4. 前記処理デバイスの各々が、第1オ

ペランド入力と、第2オペランド入力と、機能結果出力 と、桁上げ入力と、桁上げ出力とを有しており、前記第 1オペランド入力、前記第2オペランド入力、及び前記 機能結果出力がnビットであり(nは1より大きい整 数)、前記桁上げ入力及び前記桁上げ出力が1ビットで ある、前項1ないし前項3のいずれか1項に記載の再構 成可能デバイス。

【0122】5. 前記n=4である、前項4項に記載 の再構成可能デバイス。

【0123】6. 前記処理デバイスの各々が、その関 10 数の決定のために、該処理デバイスのうちの別の処理デ バイスからのnビット命令入力を受け取るように構成さ れている、前項4又は前項5に記載の再構成可能デバイ

【0124】7. 前記処理デバイスのうちの1つへの 析上げ入力が該処理デバイスの算術論理演算装置の関数 を変更することを可能にする手段が設けられている、前 項4ないし前項6のいずれか1項に記載の再構成可能デ バイス。

【0125】8. 前記手段が、前記桁上げ入力が算術 20 論理演算装置の関数を論理補数に変更することを可能に するものである、前項7に記載の再構成可能デバイス。

【0126】9. 桁上げ入力を一定値に保持すること を可能とする手段が前記処理デバイスの各々に設けられ ている、前項4ないし前項8のいずれか1項に記載の再 構成可能デバイス。

【0127】10. 前記処理デバイスのうちの第1の処 理デバイスが、該第1の処理デバイスの桁上げ入力の値 に従って、前記処理デバイスのうちの第2の処理デバイ スへの命令入力の2つの値間で多重化を行うために使用 30 可能となっている、前項4ないし前項7のいずれか1項 に記載の再構成可能デバイス。

【0128】11. 前記第1の処理デバイスの桁上げ入 力を該第1の処理デバイスを介して前記第2の処理デバ イスの桁上げ入力へと伝播させることが可能となってい る、前項10項に記載の再構成可能デバイス。

【0129】12. 前記処理デバイスの各々が、関数出 力のためのラッチ可能な出力レジスタを備えている、前 項1ないし前項11のいずれか1項に記載の再構成可能デ バイス。

【0130】13. 前記処理デバイスの各々が、算術論 理演算装置の関数を決定するための命令が相互接続から 動的に受けられるべきか前記処理デバイス中の構成メモ リから提供されるべきかを決定する動的イネーブルゲー トを備えている、前項1ないし前項12のいずれか1項に 記載の再構成可能デバイス。

【0131】14. 前記処理デバイスの各々が、動的命 令マスクを備えており、該動的命令マスクを前記処理デ バイスが受け取った命令に適用することにより、前記命 令を、算術論理演算装置の関数を決定するための算術論 50 いる。

理演算装置の命令入力と、前記処理デバイスにおける周 辺回路の制御のための周辺回路の命令入力との両方に提 供することが可能となっている、前項1ないし前項13の いずれか1項に記載の再構成可能デバイス。

30

【0132】15. 中央処理装置の算術論理演算装置を 形成するために1つ又は2つ以上の処理デバイスを配設 し、前記中央処理装置のレジスタファイルとして第1の メモリを配設し、前記中央処理装置に命令を与えるため のコードメモリとして第2のメモリを配設する、という 各ステップを有し、前記中央処理装置の前記算術論理演 算装置の命令入力が前記第2メモリから提供されること を特徴とする、前項1ないし前項14のいずれか1項に記 載の再構成可能デバイスから中央処理装置を構築する方

【0133】16. 前記第1のメモリと前記第2のメモ リとの一方又は両方が、前記再構成可能デバイスの1つ 又は2つ以上の構成要素をユーザプレーンメモリに再構 成することにより提供される、前項15に記載の方法。

【0134】17. 前記再構成可能デバイスの前記1つ 又は2つ以上の構成要素が、構成マトリクスの構成を規 定するための手段の構成要素を含む、前項16に記載の方 法。

【0135】18. 前記再構成可能デバイスの前記1つ 又は2つ以上の構成要素が、1つ又は2つ以上の処理デ バイスを含む、前項16項又は前項17に記載の方法。

【0136】19. 前記中央処理装置が、多数の算術論 理演算装置を有しており、該多数の算術論理演算装置に ついての命令が前記第2のメモリから提供される、前項 15ないし前項18のいずれか1項に記載の方法。

【0137】20. 前記第2のメモリと、前記第1のメ モリ及び前記中央処理装置の前記算術論理演算装置との 両方の間に命令デコーダ回路が配設され、命令を圧縮形 式で前記第2メモリに格納できるようになっており、ま た前記中央処理装置での実行前に前記命令デコーダ回路 によりデコードされるようになっている、前項15ないし 前項19のいずれか1項に記載の方法。

【0138】21. 前記多数の算術論理演算装置に共通 の命令デコーダ回路が配設される、前項21に従属する前 項20に記載の方法。

#### 40 【図面の簡単な説明】

【図1】 プロセッサアレイの一部を示す説明図であり、 6つのスイッチングセクション及び6つの算術論理演算 装置の区域が示されている。

【図2】図1に示す構成の一部を示す部分拡大図であ り、スイッチングセクションのうちの1つ及び算術論理 演算装置の区域のうちの1つが示されている。

【図3】図1に示すプロセッサアレイの一部を更に小さ なスケールで示す説明図であり、算術論理演算装置の区 域と、これを横切って延びる「垂直」バスとが示されて

31

【図4】図3と類似した図であるが、算術論理演算装置 の区域を横切って延びる「水平」バスが示されている。

【図5】算術論理演算装置のうちの1つの区域nにおけ る図2、図3、及び図4のバス間の相互接続を示す説明 図である。

【図6】(a)は、互いに交差する一対の4ビットバスを 接続するための、スイッチングセクション中の1つのタ イプのプログラマブルスイッチを詳細に示す回路図、 (b)は、端部と端部が互いに接する一対の4ビットバス を接続するための、スイッチングセクション中の別のタ 10 XORとの間の動的な命令選択を示す説明図である。 イプのプログラマブルスイッチを詳細に示す回路図、 (c)は、桁上げビットバスを接続するための、スイッチ ングセクション中の別のタイプのプログラマブルスイッ チを詳細に示す回路図である。

【図7】図5及び図6のプログラマブルスイッチで用い ることが可能な一連のNORゲートを示す回路図であ る.

【図8】図7の回路の変形例を示す回路図である。

【図9】各スイッチングセクションで用いることが可能 なバッファ及びレジスタを示す回路図である。

【図10】スイッチングセクション中のプログラマブル スイッチに対してイネーブル信号が如何に分散されるか を概略的に示す説明図である。

【図11】図10に示す構成を一層詳細に示す回路図で ある。

【図12】(a)は、図1のアレイで用いられる個々の算 術論理演算装置を示すブロック図、(b)は、個々の算術 論理演算装置のビットスライスを概略的に示すブロック 図、(c)は、(b)のビットスライスの物理的な実施態様を 示す回路図である(これらは全て本発明の一実施例によ るものである)

32

【図13】算術論理演算装置におけるORとANDとの 間の動的な命令選択を示す説明図である。

【図14】一対の算術論理演算装置におけるNANDと

【図15】一対の算術論理演算装置におけるXORとN ORとの間の動的な命令選択を示す説明図である。

【図16】配線網から算術論理演算装置へ命令を動的に 供給するための構造を示す説明図である。

【図17】図16に示す動的命令マスクによるビットの 流用(diversion)を利用した桁上げ入出力パスを示す説 明図である。

【図18】極めて単純なCPUのビットスライスの一例 を示す説明図である。

#### 【符号の説明】

12 回路領域


10 タイル

14 スイッチングセクション


16,18,20 プログラマブルスイッチ

22 結合部


【図1】





【図3】





## 【図2】




























【図16】



【図18】



# フロントページの続き

(72)発明者 アンソニー・スタンスフィールド イギリス国ブリストル・ビーエス8・4ワ イビー, ホットウェルズ, ロウンハム・メ ッド・60

(72)発明者 ジャン・ビュレミ フランス国75116ーパリ, リュ・ドゥ・ ラ・トゥール・76